Logo PTB

Einfluss von Masseleitungsanordnungen auf die frequenzabhängigen Eigenschaften von Interconnects in 110 nm-CMOS-Technologie

18.02.2005

Der seit Jahren zu beobachtende Trend in Richtung größerer und komplexerer integrierter Schaltkreise führt zu neuen Herausforderungen im Chipdesign, wobei insbesondere der Einfluss der Verbindungsstrukturen nicht vernachlässigt werden darf. Obwohl bereits seit längerem bekannt ist, dass Substrateffekte in leitfähigem Silizium zu frequenzabhängigen Leitungseigenschaften führen, ist die Auswirkung verschiedener Masseleitungsanordnungen auf das Interconnect-Verhalten bisher nicht systematisch untersucht worden.

In einer Zusammenarbeit mit dem Laboratorium für Informationstechnologie (LfI) der Universität Hannover ist es nun gelungen, den Einfluss verschiedener Masseleitungsgeometrien auf die frequenzabhängigen Eigenschaften von Interconnects in einer für die Produktion von Speicherchips verwendeten 110 nm-CMOS-Technologie der Firma Infineon Technologies sowohl durch Simulationen am LfI als auch durch Messungen an der PTB im Frequenzbereich bis 50 GHz nachzuweisen. Das Bild zeigt eine REM-Aufnahme des Querschnitts einer verwendeten Teststruktur. Die Eigenschaften der in der Mitte befindlichen ungefähr 0,5 μm breiten Signalleitung in Metalllage M2 werden sowohl durch benachbarte Signalleitungen als auch durch die Anwesenheit des leitfähigen Siliziumsubstrats und sogenannter Fill-Strukturen in Metalllage M1 beeinflusst. Technologisch bedingt werden zusätzlich Fehlstellen (voids) zwischen den Signalleitungen erzeugt, die zu einer Abnahme des kapazitiven Übersprechens zwischen den Leitungen führen.

In der PTB wurde der komplexe Wellenwiderstand einzelner Interconnects aus fünf verschiedenen Masseanordnungsexperimenten sowie die komplexwertige Ausbreitungskonstante gemessen, woraus sich eine vollständige Charakterisierung der frequenzabhängigen Interconnecteigenschaften ergibt. Die Messergebnisse stimmen mit den aus numerischen Simulationen am LfI prognostizierten Leitungseigenschaften hervorragend überein. Weitere Untersuchungen der Stromverteilungen im leitfähigen Substrat führten zu einem besseren Verständnis der Verlustmechanismen in Abhängigkeit von den verschiedenen Masseleitungsgeometrien.

Damit wurden zum einen die Möglichkeiten des neuen On-Wafer-Messplatzes der PTB an einem für die Halbleiterindustrie wichtigen Fallbeispiel demonstriert, zum anderen wurde der Nachweis erbracht, dass mit modernen Simulationstools sämtliche Eigenschaften realer VLSI-Interconnects berechenbar sind.


Querschnitt einer Teststruktur in 110 nm-CMOS-Technologie der Fa. Infineon (REM-Aufnahme))